Ê罸¿¦¼ï¾ÜºÙ

³ùÁÒ»ö¶È½ê

¥Ç¥¸¥¿¥ë·ÏH/WÀß·×

¿¦Ì³ÆâÍÆ »°É©Åŵ¡¡Ê³ô¡Ë³ùÁÒÀ½ºî½ê¤Î¶È̳¤Ë»²²è¤·¡¢¥ì¡¼¥À¥·¥¹¥Æ¥à¤ä¥»¥ó¥µ¥·¥¹¥Æ¥à¸þ¤±¥Ç¥¸¥¿¥ë¿®¹æ½èÍý/²èÁü½èÍýÁõÃÖ¡Ê¥æ¥Ë¥Ã¥È¡¢¥Ü¡¼¥É/FPGA¡Ë¤ÎÅŵ¤À߷פò¹Ô¤¤¤Þ¤¹¡£

¡¡¡Ú¶ñÂÎŪ¤Ë¤Ï¡Û
¡¡¡¦¸ÜµÒ¤È¤Î»ÅÍÍÄ´À°¡¦Í×·ïÌÀ³Î²½
¡¡¡¦Í×µá»ÅÍͤ˴ð¤Å¤¯Àß·×½ñ¤ÎºîÀ®
¡¡¡¦CAE/CAD¤òÍѤ¤¤¿¿ÞÌ̺îÀ®/¥×¥í¥°¥é¥ß¥ó¥°/¥·¥ß¥ì¡¼¥·¥ç¥ó
¡¡¡¦¥Ü¡¼¥É»î¸³/¥æ¥Ë¥Ã¥È»î¸³¤Î»î¸³À߷פª¤è¤Ó»î¸³¤Î¼Â»Ü 
±þÊç»ñ³Ê ¢£É¬Í×µ»½Ñ
¡¡¥Ç¥¸¥¿¥ë(FPGA/CPU/¥á¥â¥ê/CLKÅëºÜ²óÏ©)²óÏ©Àß·×

¢£É¬¿Ü¾ò·ï
¡¡¥Ç¥¸¥¿¥ë·ÏH/W¤Î¼¡¤Î­¡¡Á­£¤Î¤¤¤º¤ì¤«£±¤Ä°Ê¾å¤ÎÀ߷׷и³¤òÍ­¤¹¤ëÊý¡£
¡¡¡¡­¡¥æ¥Ë¥Ã¥È¤ÎÀ߷׶È̳·Ð¸³
¡¡¡¡­¢¥Ü¡¼¥É¤ÎÀ߷׶È̳·Ð¸³
¡¡¡¡­£FPGA¡ãVerilog-HDL¸À¸ì¡ä¤ÎÀ߷׶È̳·Ð¸³

¢£¿ä¾©µ»½Ñ
¡¡¹â®¥Ç¥¸¥¿¥ë²óÏ©Àß·×
¡¡FPGAÀ߷סÊVerilog-HDL¡Ë
¡¡¼ÂÁõµ»½Ñ¡Ê´ðÈÄÀ߷סË
¡¡ÅŸ»À߷סʥª¥ó¥Ü¡¼¥É¡Ë
¡¡¡¡S/W¥×¥í¥°¥é¥ß¥ó¥°¸À¸ì(C/C++¸À¸ì)

¢£´¿·Þ¾ò·ï¡§
¡¡C¸À¸ì¥×¥í¥°¥é¥à¤Î³«È¯·Ð¸³
¡¡Åŵ¤²óÏ©Àß·×CAD¥Ä¡¼¥ë»ÈÍѤηи³¡¡
¡¡¥Ç¥¸¥¿¥ë·ÏH/WÀ߷פμèÅ»¤á·Ð¸³¡¡
¡¡¥¢¥Ê¥í¥°/¥Ç¥¸¥¿¥ëÊÑ´¹(D/A¥³¥ó¥Ð¡¼¥¿¡¢A/D¥³¥ó¥Ð¡¼¥¿)²óÏ©À߷פηи³ 
ÂÔ¶ø ¢£Ä¶⡧·îµë23Ëü±ß¡Á¡Êǯ¼ý400¡Á700Ëü±ß¡Ë
¡¡¢¨·Ð¸³¡¢Ç¯Îð¡¢Ç½ÎϤò¹Íθ¤Î¾å¡¢Åö¼Òµ¬Äê¤Ë¤è¤ê·èÄꤤ¤¿¤·¤Þ¤¹¡£
¢£·ÀÌó´ü´Ö¡§´ü´Ö¤ÎÄê¤á¤Ê¤·
¢£»îÍÑ´ü´Ö¡§»îÍÑ´ü´Ö¤¢¤ê¡Ê3¥ö·î¡Ë
¡¡¢¨·Ð¸³¡¢Ç½ÎϤˤè¤êû½Ì¤µ¤ì¤ë¤³¤È¤¬¤¢¤ë¡£
¡¡¢¨»îÍÑ´ü´ÖÃæ¤ÏÍ­µëµÙ²Ë¤Î¼èÆÀ¤ä¥Õ¥ì¥Ã¥¯¥¹¥¿¥¤¥àÀ©ÅÙŬÍѤ˴ؤ¹¤ëÀ©¸Â¤¢¤ê¡£
¢£¶Ð̳ÃÏ¡§²¼µ­¶Ð̳ÃÏ
¡¡¢¨¾­ÍèŪ¤Ëž¶Ð¤Î²ÄǽÀ­¤¬¤¢¤ê¡£
¢£½ô¼êÅö¡§»þ´Ö³°¼êÅö¡¢Ä̶ÐÈñÁ´³Û¡¢½»Âð¼êÅö
¢£¾ºµë¡§Ç¯1²ó¡Ê4·î¡Ë
¢£¾ÞÍ¿¡§Ç¯2²ó¡Ê6·î¡¢12·î¡Ë
¢£¶Ð̳»þ´Ö¡§½êÄêϫƯ»þ´Ö7»þ´Ö45ʬ¡¢µÙ·Æ»þ´Ö45ʬ
¡¡¢¨¥Õ¥ì¥Ã¥¯¥¹¥¿¥¤¥àÀ©ÅÙ¤¢¤ê¡£
¢£»þ´Ö³°Ï«Æ¯¡§»þ´Ö³°Ï«Æ¯¤Þ¤¿¤ÏµÙÆüϫƯ¤òÌ¿¤¸¤ë¤³¤È¤¬¤¢¤ë¡£
¢£µÙÆü¡§´°Á´½µµÙ2ÆüÀ©¡¢Ç¯´ÖµÙÆü126ÆüÄøÅÙ
¢£µÙ²Ë¡§Í­µëµÙ²Ë20Æü¡Á25Æü¡Ê½éǯÅÙÆü¿ô¤ÏÆþ¼Ò·î¤Ë¤è¤ê°Û¤Ê¤ë¡Ë
¡¡¤½¤Î¾¡¢·ëº§¡¦´÷°ú¤Ê¤ÉÆÃÊ̵ٲˤ¢¤ê
¢£¼Ò²ñÊݸ±¡§¸ÛÍÑÊݸ±¡¢Ï«ºÒÊݸ±¡¢¸üÀ¸Ç¯¶âÊݸ±¡¢·ò¹¯Êݸ±
¢£Ê¡Íø¸üÀ¸¡§Â࿦¶âÀ©ÅÙ¡¢ÆÈ¿ÈÎÀ¡¢ºâ»º·ÁÀ®ÃùÃßÀ©ÅÙ¡¢¼ÒÆâ½»Âð»ñ¶âÍ»»ñÀ©ÅÙ¡¢ÁªÂò·¿Ê¡Íø¸üÀ¸À©ÅÙ¡Ê¥«¥Õ¥§¥Æ¥ê¥¢¥×¥é¥ó¡Ë¡¢·ò¹¯¿ÇÃÇ¡¢¼«¼ÒÊÝÍܽꡡÅù
 
¶Ð̳ÃÏ ³ùÁÒ»ö¶È½ê(¿ÀÆàÀ³ùÁÒ»Ô¾åÄ®²°730ÈÖÃÏ)